מאת: אורן הולנדר, ארו ישראל
האתגרים בתעשיית ההייטק הקשורים לממירי אות אנלוגי לדיגיטלי ודיגיטלי לאנלוגי בשוק התקשורת, הצבאי, והרפואי, הם בעיקר ביצועים אנלוגיים, אופטימיזציה של הספק, ואינטגרציה פונקציונאלית.
חברת NXP איננה שחקנית חדשה בתחום זה. למעשה, במשך שנים רבות פיתחה החברה ממירי נתונים לשווקים ייחודיים (למשל לחברת NOKIA) ונתנה את הערך המוסף שלה. כיום החברה מפתחת את תחום ממירי הנתונים לשוק הרחב, ומציעה סל מוצרים רחב מאוד, תחרותי מאוד, הכולל שלושה סוגי ממשקי ממירים, כולל את המימוש הראשון בתעשייה לסטנדרט של JEDEC JESD204A (ממשק נתונים טורי מבוסס SERDES).
לחברת NXP יש מורשת ארוכה של חדשנות בתחום הביצועים האנלוגיים עבור פתרונות HIGH END, עם הובלה בתחום ה- RF, בקרת הספק, וטכנולוגיות עיבוד אותות במגוון רחב של שווקים ולקוחות.
מגמות בשוק
הדור הבא של מכשירים אלקטרוניים מדויקים משתמש בקצב דגימה הולך וגדל של כניסות ויציאות, דבר המגביר את הצורך לספציפיקציות ליניאריות.
בנוסף, מערכות סלולאר דור 4 (G4) מבוססות סטנדרטיים כמו
Multi Carrier GSM/EDGE, LTE, WiMax, מציגות טכנולוגיות ויכולות חדשות מה שמגביר את הדרישות לביצועים גבוהים וצריכת הספק נמוכה בממירי אותות עבור Basestation.
ממשקי מידע טורי מסונכרנים הם המפתח לאפליקציות Data Acquisition של המחר.
הרבה מהמערכות שמתוכננות היום משתמשות באוסף של ממירי אותות החייבים להעביר דגימות מסונכרנות (time aligned) במורד הזרם למעבד אותות
(DSP)או FPGA.
מערכות כאלה כוללות את כל אפליקציות RF transceiver, כלי הדמיה רפואית, ציוד שידור וידאו דיגיטאלי, ציוד תשתיות תקשורת וציוד בדיקה אוטומטי.
התפתחות הסטנדרט JESD204(A)
NXP מעורבת בפיתוח הסטנדרט כבר משנת 2005.
הסטנדרט הראשון ששוחרר בשנת 2006 כלל יתרונות רבים, אך חסרונו העיקרי היה במגבלת קצב הנתונים של
312.5 Mbytes/sec על נתיב (lane) בודד.
NXP זיהתה מגבלה זו והציגה קונספט משופר של ריבוי נתיבים (multiple lanes), או מקביליות של נתיבים טוריים (serial lanes), המאפשרים הגדלת רוחב סרט על פי דרישה.
סטנדרט הממשק החדש JESD204A ששוחרר בשנת 2008, מקטין דרמטית את כמות סיגנלי החיבור בין ממירי אותות ורכיבים לוגיים, ויכול לאגד באופן סינכרוני כמות ערוצים מרובה של ממירי אות או ריבוי נתיבים, ובכך לפתור אתגרי פיתוח מרגיזים הכוללים בדרך כלל שימוש ב- FIFO ומכונות מצבים.
NXP מעריכה שכ-70% ממעבדי אותות מרובי ערוצים בקצב גבוה המתוכננים בעולם, ישתמשו בממשק טורי מהיר תוך 5 שנים. התעשייה הדינאמית במעבדי אותות דומה למעבר שהעולם עשה עם ה- USB, ממשק ATA טורי, ו- PCIE בתחום ה-PC.
NXP מספקת ביצועים דינאמיים מצוינים בתחום בהספקים נמוכים ביותר, הממירים מבוססים על ארכיטקטורת PIPELINE או FOLDING.
ארכיטקטורות אלו פונות כיום ל-80% משוק ממירי אות אנלוגי לדיגיטלי מהירים, עם רזולוציות של 8 עד 16 ביטים בקצבי דגימה החל מ-20 Msps עד 250 Msps. עבור ממירים דיגיטלי לאנלוגי המיצוב הוא מ-10 ביטים עד 16 ביטים בקצבים מ-125 Msps ועד 1 Gsps.
היתרונות המערכתיים בשימוש הסטנדרט JESD204(A)
היתרון הראשי הוא בזמן מהירות הגעה לשוק (Time to Market) עם מוצרים ונגזרותיהם כנגד פתרונות אחרים. אסטרטגיית פיתוח זו של NXP מאפשרת בחירה באופטימיזציה על פי משתנים כמו כמות ערוצים, רזולוציה, קצבי דגימה, ממשקים דיגיטליים ועוד, דבר המאפשר למקסם את הסיכוי לעמוד בדרישות הלקוח.
הפיתרונות הקונבנציונאליים מבוססי ממשק LVCMOS ו- LVDS דורשים עד 56 חוטים חשמליים עבור ממיר אנלוגי-דיגיטל של 14 ביטים לדוגמא.
הממשק JES204A מקטין דרמטית את כמות הפינים ע”י אפשור ערוץ טורי בודד שרץ בקצב של עד 3.125 Gbps. אחד היתרונות הבולטים הוא כמובן תכנון פשוט יותר של ה- PCB והקטנת מספר השכבות בכרטיס. ממשק זה יכול להקטין במקרים מסוימים את מספר השכבות מ-12 ל-8.
אין צורך יותר לכייל חוטים מקביליים, אין צורך יותר במרחב גדול עבור ה-Bus, כמות קווי ה-Routing בין ממירים ל-FPGA קטנה משמעותית (עד 50% חיסכון ב-routing).
עלות ה-BOM קטנה מכיוון שאין צורך ברכיבים חיצוניים כמו FIFO בכדי להבטיח את סנכרון הדגימות והזזת פאזה מדויקת לאורך ערוצי הממיר.
הקטנת צריכת ההספק בעקבות מתח דיפרנציאלי נמוך על ממשק ה-data מה שמקטין את עלות הספקים ב-BOM.
הגדלת אמינות המערכת (משוערכת בכ-10% MTBF ברמת מערכת) בכך שמקטינים את כמות החיבורים מ-28 קווי data ל-6 עבור ממיר 14 ביט דו ערוצי (רוב המערכות נכשלות בנקודות החיבור בין רכיבים).
שיתופי פעולה עם יצרניות FPGA
חברת NXP בשיתוף פעולה עם יצרניות FPGA מובילות כמו ALTERA,XILINX,LATTICE פיתחה לוחות פיתוח המכילים ממיר אנלוגי-דיגיטלידיגיטלי-אנלוגי בתקן JESD204A יחד עם :
ECP3 (Lattice), ARIA GX, STRATIX GX (ALTERA), SPARTAN6, VIRTEX6 (XILINX)
כך שניתן להזמין לוחות פיתוח שונים המתממשקים ללוח הפיתוח של יצרן ה- FPGA .
את ה-IP עבור ה-FPGA ניתן לקבל מיצרנית ה- FPGA וכמי שביקר בחודש שעבר במעבדות הפיתוח בצרפת והתנסה על המערכות אני חייב להודות שזהו פיתרון נפלא והכי חשוב עובד במלואו.
מוצרי DAC
ממירי דיגיטלי לאנלוגי של חברת NXP כוללים ממירים דו ערוציים בעלי רזולוציות של 10 עד 16 ביט, עם קצב דגימה במוצא של 650 MSPS ועד 1 GSPS, עם 3 סוגי ממשקים:
LVCMOS,LVDS DDR, JEDEC JESD204A.
ביצועים טיפוסיים הם:
75 dBc SFDR at Fout = 150 MHz and 100 MHz Input Bandwidth
צריכת הספק טיפוסית היא: 550 mW per Channel
מוצרי ADC
ממירי אנלוגי לדיגיטלי כוללים ממירים בעלי ערוץ בודד או דו ערוצי בעלי רזולוציות של 10,11,12,14, ו- 16 ביט, ישנה אופציה לחוצץ פנימי (input buffer ).
קצבי דגימה: 65,80,105,125 MSPS וממשקי מוצא LVDS DDR, LVCMOS, JEDEC JESD204A.
ביצועים טיפוסיים הם:
84 dBc SFDR at Fin = 170 MHz and Fclk = 125 MSPS
צריכת הספק טיפוסית היא: 500 mW לכל ערוץ.
לקראת סוף השנה ייצא רכיב של 250 MSPS עם 12,14,16 ביטים בעל ערוץ אחד ורכיב דו ערוצי.
* הכותב הינו מנהל תחום ה-HIGH END בחברת ARROW ומתמחה בעולם ה- FPGA
