אסף שואבי, EDA Integrity Solutions
ישנם הסבורים כי קל לתכנן FPGAs בהשוואה ל-ASICs או ל-SoCs, אך משנים את דעתם כשמנסים למקם FPGA גדול ומורכב על לוח מעגל מודפס. יש לא מעט דברים העלולים להשתבש – ביניהם הקצאת פינים שאיננה עובדת במערך הלוח, בעיות של שלמות אותות על הלוח, והשראוּת פרזיטית במארז.
למזלנו יש היום פתרונות לכל אחת מהבעיות הללו. חברת Cadence רכשה לאחרונה טכנולוגיית “תכנון משותף” של FPGA/PCB שהופכת את הקצאת הפינים לתהליך אוטומטי ומשופר. במקביל מציגות יצרניות ה-FPGA התקדמות בפתרון של כמה מבעיות המארז שהיו שכיחות לפני 5 או 10 שנים.
הסיבה לכך שצצו בעיות בעבר היא שתכנון ה-FPGA היה תמיד מבודד ומופרד מתכנון ה-PCB. הֶמנט שאה, אחראי ניהול מוצר לתחום מוצרי ה-Allegro PCB and FPGA ב-Cadence, ציין כי מתכנני ה-FPGA נהגו לבצע את התכנונים שלהם מבלי להכיר את הלוח. הם היו יוצרים מערכי פינים קבועים ולאחר מכן פשוט היו מעבירים את הלוח לשלב הבא בתכנון. מתכנני החומרה היו מפרקים FPGAs מורכבים לכמה וכמה סימבולים בשרטוט ולאחר מכן היה עורך ה-PCB מנסה לסדר את הלוח.
כלומר, התהליך היה סדרתי, בלתי מודע וחזרתי. כשהקצאות הפינים לא היו מותאמות באופן מטבי לצרכים עמדו לרשות המתכנן שתי אפשרויות, ושתיהן בלתי רצויות:
•לקבל את מערך הפינים ולהקדיש זמן יקר נוסף לניתוב הלוח ו/או להוספת שכבות, מה שהוסיף לעלות הכוללת של המוצר;
•להעביר את תכנון ה-FPGA בחזרה אל מתכנן ה-FPGA, שלרוב כבר עבר לעבוד על תכנון אחר בשלב כזה, ושינסה מין הסתם לסנתז את ה-FPGA מחדש במקרה שהשינויים במערך הפינים נרחבים ורבים.
המנט שאה הגדיר את ה”תכנון המשותף” כ”דרך להפגיש את תכנון ה-FPGA וה-PCB באותה סביבה”. טכנולוגיית Circuits7 שפותחה על-ידי חברת Taray מצליחה להשיג את המטרה הזו תודות להקצאת פיני I/O אוטומטית ומודעת להשמה עבור FPGAs. בשנה שעברה הוציאה קיידנס את ה-Allegro and OrCAD FPGA System Planner, המבוסס על הטכנולוגיה של Taray שנרכשה ע”י Cadence במרץ 2010.
עם זאת, ישנה בעיה נוספת שפתרונה יוכל להישען על השיטה של “תכנון משותף”. ה-FPGAs מאפשרים למתכננים להקצות לפינים מתחים שונים, מגוון חוזקי הנעה וקצבי שינוי מתח שונים. אם יש יותר מדי אותות מהירים התוצאה יכולה להיות צפצופים וערב-דיבור על הלוח. ה-FPGA System Planner יכול לסייע בכך שהוא מציית להנחיותיה של יצרנית ה-FPGA, כמו למשל לא להגדיר יותר מדי אותות מהירים בסמיכות זה לזה.
במקביל מציע ה-Allegro PCB SI ניתוח שלמות אותות ברמת הלוח, ואחד הדברים ש-Cadence תעבוד עליהם בעתיד הוא שילוב של תהליך שלמות האותות (SI) שלה עם תהליך הקצאת הפינים.
כאשר מתכננים FPGA, הדבר האחרון שרוצים הינו לגלות שה-FPGA שתוכנן איננו עובד על הלוח ומצריך תכנון מחדש הגוזל זמן וכסף. טכנולוגיות התכנון המשותף של FPGA/PCB יוכלו להפחית את הדאגות הללו.
יתרונות השימוש בכלי Cadence לתכנון ופיתוח המעגל המודפס
בתהליך הפיתוח של מעגל מודפס המכיל FPGAs מורכבים ישנו תהליך של פיתוח המשלב בין מתכנני מעגל מודפס ובין ה-FPGA. השילוב של כלי הפיתוח של Cadence יחד עם תוכנת ה-FSP מאפשר למהנדס ה-Board Design לחסוך זמן רב בעיקר בשלב התכנון והשרטוט החשמלי.
לדוגמה, בעולם ה-Board Design וה-FPGA, כאשר בעבר היה המתכנן מחבר את ה-FPGA לזיכרון חיצוני כגון DDR DIMM, הוא היה צריך לקחת בחשבון את מגבלות ה-Pinout של ה-FPGA, לחבר את קבוצות ה-Byte Lines בצורה מתאימה לקבוצות ה-DQS ב-FPGA, ומבלי לראות את המיקום הפיסי של פינים ברכיב. בעזרת תוכנת ה-FSP ניתן למקם בגרירת עכבר את ה-FPGA למשטח העבודה , לגרור את הזיכרון הרצוי (DIMM, SO-DIMM, DDR1, DDR2, DDR3 ועוד), לסמן את ה-Bank המבוקש ב-FPGA ולהריץ סינטזה. אם ניתן לחבר את הרכיבים מבחינת כמות הפינים, החיבוריות תעשה בתוך מספר שניות.
במהלך תכנון כרטיס CN7790 ב-Crescendo Networks נעשה שימוש בתוכנת ה-FSP כבר בשלב התכנון הראשוני (שלב מיקום הרכיבים), בו ה-FPGA והרכיבים השונים מגיעים למשטח העבודה ב-FSP באריזה המוגדרת בכלי העריכה של Cadence. כתוצאה מכך, ניתן כבר בשלב זה למקם את הרכיבים בסקלה אמיתית, לראות לאיזה Bank-ים ב-FPGA אפשר להתממשק ולהעריך איך ניתן לחבר את הממשקים השונים.
ב-Crescendo Networks, תוכנת ה-FSP אפשרה חיסכון משמעותי בזמן השרטוט החשמלי ואינטגרציה עם מהנדס ה-FPGA, כאשר חיבור ה-FPGA בעל 1517 פינים (לממשקיDual DDR3 DIMM Slots, Single DDR3 DIMM slot, Discrete DDR3 chips, LVDS 32 bit Rx Tx- 2 busses, XGMI bus, ו- Debug Mictors). זמן השרטוט הממוצע לכמות כזו גדולה של פינים וממשקים במגבלות ה-FPGA Constraints לוקח כשבוע, אך שימוש ב-FSP מאפשר להוציא בלוק של שרטוט חשמלי בכשעה. השימוש ב-FSP וב-OrCAD קיצר באופן משמעותי את זמן הפיתוח של השרטוט החשמלי וסייע להביא את מערכת ה-CN7790 של Crescendo Networks בזמן וללא תקלות.
