סינופסיס (נאסדק SNPS), מובילה עולמית בתוכנה ובקניין רוחני לתכנון, אימות וייצור של סמיקונדקטורים, וזיילינקס, מובילת שוק הרכיבים הלוגיים המיתכנתים, מכריזה על הזמינות של FPGA-Based Prototyping Methodology Manual (FPMM), מדריך מעשי לשימוש ברכיבי FPGA כפלטפורמה לפיתוח מערכת על גבי שבב (SoC). ה-FPMM כולל המלצות בתחום התכנון והאימות של צוותי הנדסה מומחים מה-BBC Research & Development; Design of System on
Silicon (DS2); Freescale Semiconductor; ;LSI
STMicroelectronics; TI ו-NVIDIA. חברות אלה השתמשו בהצלחה באבות טיפוס מבוססי FPGA בכדי להאיץ פרויקטים מורכבים של פיתוח שבבי ASIC ומערכות על גבי שבב.
המדריך מכסה את כל היבטי תכנון אבות הטיפוס על בסיס FPGA, כולל הבנה של האתגרים והתועלות של בניית אבות טיפוס, מימוש תכנון מערכת על גבי שבב ב-FPGA ולבסוף השימוש במערכת זו לאימות של תוכנה ומערכת. סינופסיס וזיילינקס מצפות שה-FPMM יהיה זרז לקהילה מקוונות ואינטראקטיבית של בניית אבות טיפוס מבוססי FPGA בכתובת
http://www.synopsys.com/fpmm – אתר שבו בוני אבות טיפוס יכולים לשתף באתגרים ופתרונם.
מחברי ה-FPMM דאג איימוס ורנה ריכטר מסינופסיס ואוסטין לסי מזיילינקס הם מומחים בטכנולוגיית FPGA ובבניית אבות טיפוס של תכנונים המשתמשים בשבבי FPGA. המחברים מכירים בכך שתכנוני SoC נוצרו בדרך כלל עבור מימוש של טכנולוגיית ASIC. המחברים מציגים אתגרים ספציפיים למימוש בהתקן FPGA אחד או יותר ולפיכך הם יצרו מדריך ייחודי שיסייע לא רק למתכננים הבונים אבות טיפוס בפעם הראשונה, אלא גם לצוותים מנוסים ולמובילי פרויקטים.
בנוסף לסקירת האפשרויות המגוונות לבניית אבות טיפוס, החל מאבות טיפוס וירטואליים, דרך בניית לוחות ‘תפורים’ ועד לרכישה של מערכות שלמות של אבות טיפוס, ה-FPMM מתווה מתודולוגיה הקרויה Design-for-Prototyping. גישת Design-for-Prototyping משלבת בנייה רציפה ומבוססת FPGA של אבות טיפוס אל תוך פרויקט ה-ASIC/SoC כך שניתן לממש את התכנון ולהפוך אותו לזמין עבור משתמשי הקצה בהזדמנות המוקדמת ביותר. גישה זו מספקת יתרונות תפוקה באמצעות חיבור לכלים ברמת מערכת כגון בנייה של אבות טיפוס וירטואליים ובמהלך השלבים המכריעים המאוחרים יותר בפרויקט, כאשר החומרה והתוכנה משולבים בפעם הראשונה.
“ה-FPMM יהיה מקור רב ערך למתכנני ASIC ולבוני אבות טיפוס מכיוון שהוא הניסיון הראשון בשוק לאגד מידע במקור יחיד שיפרט את האתגרים והפתרונות הכרוכים בבנייה מוצלחת של אבות טיפוס של תכנוני ASIC בחומרה של FPGA”, אמר וינסנט רטפורד, סגן נשיא עולמי בכיר לשיווק ופיתוח עסקי בזיילינקס. “עד כה נעשה שימוש מקיף בהתקני ה-FPGA Xilinx Virtex לצורך בניית אבות טיפוס ASIC, בהתבסס על הקיבולת הלוגית הגבוהה שלהם. אנו מצפים שמגמה זו תמשיך עם האספקה של התקנים ממשפחת Virtex-7 של זיילינקס, המיוצרת ב-28 ננו-מטר”.
“לסינופסיס יש היסטוריה ארוכה של פרסום מדריכים מתודולוגיים שזכו לשימוש נרחב בקרב מתכננים וסייעו להגביר את תפוקתם. שיתוף הפעולה בין סינופסיס וזיילינקס, בשילוב מובילי שוק בתחום בניית אבות טיפוס הוא שאפשר את כתיבתו של המדריך הנוכחי FPMM.
הדבר סלל את הדרך בפני משתמשים אחרים שלומדים מניסיון זה ומקבלים סיוע בזירוז האימות של מערכות”, אמר ג’ון צ’ילטון, סגן נשיא בכיר לשיווק ופיתוח אסטרטגי בסינופסיס.
אודות המדריך וזמינותו
ה-FPMM כולל 15 פרקים מקיפים ושני נספחים הסוקרים דוגמאות מ’העולם האמיתי’. המדריך מאורגן בפרקים שמקבילים למשימות ולהחלטות בפניהן עומדים במהלך פרויקט לבניית אב טיפוס מבוסס FPGA.
למידע נוסף אודות ה-FPMM, כולל האופן בו ניתן לרכוש עותק מ-Amazon.com, או כדי להוריד גרסה חופשית של ספר אלקטרוני, בקרו באתר http://www.synopsys.com/fpmm. כמו כן, בכדי ללמוד פרטים נוספים אודות מדריכים מתודולוגיים ופרסומים לימודיים אחרים שהופקו על ידי Synopsys Press, בקרו ב-http://www.synopsys.com/synopsyspress.
נושא ה-FPMM יוצג בכנס SNUG שיערך בתאריך 24 במאי במלון דניאל ופרטים נוספים בקישור:
http://www.snug-universal.org/israel/israel.htm
