קיידנס דיזיין סיסטמס (Cadence), מובילה עולמית בתחום התכנון האלקטרוני, מציגה גרסה חדשה של המתודולוגיות ופלטפורמת האימות הפונקציונלי המובילות שלה. הגירסה החדשה כוללת מערך רחב של יכולות חדשות ומשופרות המכפילות את הפרודוקטיביות של אימות SoC בהשוואה לגרסאות קודמות. ה-Incisive® 12.2 מספקת פי שניים ביצועים, כולל המוצר Incisive Debug Analyzer החדש, מידולLow power חדש ומאות תכונות נוספות הנחוצות לביצוע אימות יעיל של SoCs וקניין רוחני מהסוג המורכב הקיים היום.
השיפורים לאימותIP מרמת הבלוק לרמת השבב כוללים, בין היתר, פי שניים ביצועים ממנוע הסימולטור, יכולות משופרות של ניפוי שגיאות עם המוצר החדש Incisive Debug Analyzer, אפליקציית אימות רגיסטרים אוטומטית המחליפה מאות בדיקות פונקציונליות בניתוח פורמלי אחד וכיסוי ניתוח נתונים פשוט יותר עם התכונה החדשה Incisive Metrics Center. בנוסף, ברמת ה-SoC יש ל-Incisive 12.2 יכולת רבה יותר לבצע סימולציות הרצה ממושכות יותר, לרבות אלו המשלבות תכנוני Low Power ו Mixed Signals.
השיפורים לאימות SoC כוללים אלגוריתם Low Power משופר בסימולטור המספק שיפור של פי שניים בזמן העיבוד, מידול מדויק של השבתה והתאוששות בתכנוני Low Power. שיפור משמעותי נוסף הוא פתרון אותות מעורבים ומיקוד דיגיטלי משולב המשתמש ב-RNM (מידול של מספרים אמיתיים), מה שמוביל לשיפור של יותר מפי 300 במהירות הסימולציה תוך שימוש בסוגים של wreal או SystemVerilog-RNM. Block coverage and toggle coverage מואץ נתמך במסגרת האצת הסימולציה Palladium XP, מה שמסייע לקצר את זמן הבדיקה מכמה שעות לכמה דקות.
“ישנם לקוחות שבונים SoCs בעלי 200 מיליון שערים – ואפילו גדולים יותר – בטכניקות מתקדמות”, אומר צ’י-פינג הסו, סגן נשיא קבוצת מימוש סיליקון בקיידנס. “האימות המוצלח של תכנונים אלה הוא קריטי ומצריך תיאום בין צוותי ההפצה בעולם. פלטפורמת Incisive 12.2 מציעה עושר טכנולוגי חסר תקדים ומשפרת את הפרודוקטיביות שהצוותים הללו צריכים כדי להביא את התכנונים לשוק בצורה המהירה ביותר ובאיכות הגבוהה ביותר”.
