סוויטת כלים חכמה לניתוח ברמה גבוהה (HLS) מאפשרת פיתוח של אלגוריתמים מבוססי C++ באמצעות פלטפורמת רכיבי FPGA – PolarFire® – של Microchip

הפלטפורמה מרחיבה את יכולת הגישה אל רכיבי FPGA מסוג PolarFire כדי לקבל האצת חומרה במערכות מחשוב מתקדמות ביותר

Chandler, אריזונה,  בספטמבר, 2021 – הצורך לשלב ביצועים ברמה גבוהה עם צריכת הספק נמוכה ביישומי מחשוב מתקדמים ביותר, הניע דרישה לרכיבי שערים ניתנים לתכנות (רכיבי FPGA) על מנת שאלו ישמשו במאיצים בעלי נצילות הספק גבוהה, כאשר במקביל הם יספקו גם גמישות רבה וגם יאיצו את זמן היציאה לשוק. ואולם, תהליך הפיתוח של חלק גדול מאוד של האלגוריתמים המתקדמים ביותר בתחומים של מחשוב, ראייה ממוחשבת ובקרה תעשייתית, מתבצע באופן טבעי בשפת C++ על ידי אנשי פיתוח בעלי ידע מועט – או ללא כל ידע כלל – בתחום החומרה שעומדת בבסיס התקני FPGA אלו. על מנת להקל על קהילה חשובה זו של אנשי פיתוח, חברת Microchip Technology (Nasdaq: MCHP) הוסיפה תהליך זרימת עבודה לפיתוח HLS (של ניתוח ברמה גבוהה), המכונה SmartHLS, שמיועד למשפחות PolarFire של רכיבי FPGA מתוצרתה, למען קבלת שיפור משמעותי בייצוריות והקלה על שלב התכנון, על ידי כך שהתרגום של אלגוריתמים ב- C++ לקוד RTL (רמת העברה לאוגרים) מתאפשר באופן ישיר ומותאם לרכיבי FPGA.

“התהליך SmartHLS מרחיב את סוויטת כלי התכנון שלנו עבור מערכות על שבב (SoC) –  Libero® – ומאפשר לקהילה המגוונת של אנשי הפיתוח של אלגוריתמים לקבל גישה פשוטה אל היתרונות העצומים של הפלטפורמות של מערכות SoC, PolarFire ו- PolarFire, מבלי שהם יצטרכו להיות מומחים בחומרת מערכי FPGA”, אמר ברוס ווייר [Bruce Weyer], סגן נשיא היחידה העסקית של רכיבי FPGA של Microchip. “כלים אלו, המצורפים לערכה שלנו VectorBlox™ המשמשת לפיתוח תוכנת רשתות עצביות (neural network), ישפרו מאוד את יעילות העבודה של אנשי התכנון בתהליך היצירה של פתרונות מתקדמים ביותר עם אלגוריתמים מבוססי C/C++ עבור יישומים שונים, בהם ראייה משובצת, לימוד מכונה, בקרת מנועים ואוטומציה תעשייתית, באמצעות מאיצים מבוססי FPGA בחומרה”.

סוויטת התכנון SmartHLS, המבוססת על סביבת הפיתוח המשולבת Eclipse בקוד מקור פתוח, משתמשת בקוד התוכנה C++ כדי לחולל רכיבי HDL IP שיהיה משולב בפרוייקטים מסוג Libero SmartDesign של Microchip. באופן כזה, מהנדסים יכולים לתאר התנהגות חומרה ברמת הפשטה גבוהה יותר מזו שאליה היה אפשר להגיע עם כלי RTL המסורתיים המשמשים במערכי FPGA.

הסוויטה משפרת עוד את היצרנות תוך קיצור זמן הפיתוח באמצעות ממשק תכנות היישומים (API) בריבוי תהליכים (multi threading) אשר מבצע פקודות בחומרה במקביל ומפשט את הביטוי של מקבילות חומרה מורכבת בהשוואה למה שקיים בסוויטות HLS אחרות.

בהשוואה לתכנון RTL שווה ערך, נדרשות לכלי SmartHLS עד פי 10 פחות שורות של קוד, כאשר הקוד שנוצר קל יותר לקריאה, להבנה, לבדיקה, לניפוי שגיאות ולאימות. הכלי מפשט גם את חקירת הפשרות בתכנון ארכיטקטורת המיקרו בחומרה והוא מאפשר את השימוש במימושי התוכנה הקיימים בתוכנת C++ של איש הפיתוח, במערכי FPGA מסוג PolarFire ובמערכות SoC שבמערכי FPGA.

מהי משפחת רכיבי FPGA מסוג PolarFire

רכיבי FPGA ומערכות SoC במערכי FPGA מסוג PolarFire מספקים פתרון לאתגרי תכנון קשים של מערכות מחשוב מתקדמות ביותר, בכך שהם מאפשרים פעולה בהספק הנמוך ביותר במערכות עם צפיפות בטווח האמצעי. לאחרונה הכריזה החברה על תוספות למשפחת הרכיבים הזו הפועלת בצפיפות נמוכה, אשר מאפשרות לאנשי הפיתוח להקטין את עלויות המערכות ולעמוד בדרישות של ניהול חום, על ידי צריכה של מחצית ההספק הסטטי בהשוואה לחלופות, ועל ידי קבלה של עקבת מעגל הקטנה ביותר בעולם מבחינת החום, וכל זאת ללא איבוד רוחב הפס. רכיבי FPGA חדשים אלו וכן מערכי SmartFusion® 2 FPGA ומערכי IGLOO®2 FPGA נתמכים אף הם על ידי הכלי החדש.

זמינות

אנשי פיתוח יכולים להתחיל כבר עתה בתכנון עם הכלי SmartHLS v2021.2, אשר זמין באתר של חברת Microchip. כלי זה הוא חלק מסוויטת התכנון Libero SoC V2021.2 שיצאה לאחרונה לשוק, שבה אפשר גם להשתמש כתוכנה עצמאית.
פרטים נוספים על המוצר אפשר לקבל בכתובת:
https://www.microsemi.com/product-directory/fpga-design-tools/5590-hls.


מערכת ניו-טק מגזינים גרופ

תגובות סגורות