הפתרון החדש מציג גידול של עד פי 10 בתפוקת האימות ומאפשר לאמת ברמת IP-to-SoC תכנונים מתקדמים עם ממשקי DDR מרובים
קיידנס דיזיין סיסטמס (Cadence) מכריזה על השקת פתרון וריפיקציה חדש ל-DRAM, המאפשר בדיקה ואופטימיזציה של תכנוני מערכות על גבי שבב (SoC) המיועדות למרכזי נתונים וליישומים בתחומים צרכניים, מובייל, ויישומי רכב. בעזרת הפתרון החדש, המאפשר שיפור של עד פי 10 בתפוקת הוריפיקציה, לקוחות יכולים לבצע במהירות וביעילות וריפיקציה ברמת IP-to-SoC לתכנונים מתקדמים עם ממשקי DDR מרובים.
תכנוני SoC מודרניים ממנפים טכנולוגיות זיכרון מתקדמות כגון LPDDR5x, DDR5, HBM3 ו- GDDR6, הדורשות וריפיקציה קפדנית ברמות ה-PHY וה-IP כדי להבטיח תאימות ועמידה בסטנדרט JEDEC וכן וריפיקציה ברמת ה-SoC כדי לעמוד בהגדרות ביצועי מערכת ספציפיות ליישום ובדרישות של נתונים ותאימות של זיכרון cache.
“אימות זיכרון DRAM דורש שיטות ייחודיות כדי להבטיח שכל דרישות התזמון, ההספק והתפוקה מתקיימים בתנאים שונים”, אמר פול קנינגהאם, סגן נשיא בכיר ומנהל קבוצת System & Verification בקיידנס. “עם פתרון אימות ה-DRAM המלא הראשון בתעשייה, אנו מאפשרים ללקוחותינו לאמת את תכנוני ה-IP שלהם ביעילות ולהבטיח שהתכנונים שלהם עומדים בדרישות התקן של JEDEC וכן במדדי הביצועים הספציפיים ליישומי תת-מערכת הזיכרון, על מנת לספק את הדרך המהירה ביותר לסיום תהליך הוריפיקציה של ה-IP ושל המערכת.”
“חברת Micron מחויבת להוביל את פיתוח הדור הבא של טכנולוגיות הזיכרון, אשר מפיקות ערך ממרכזי הנתונים ועד למכשירי הקצה החכמים ולכל אורך חוויית המשתמש של לקוחות במובייל”, אמר מלקולם האמפרי, סגן נשיא ומנהל קבוצת מוצרי Compute DRAM בחברת Micron. “שיתוף הפעולה שלנו עם קיידנס מאיץ את הפיתוח והאספקה של פתרונות זיכרון חדשניים.”
בתמונה: פול קנינגהאם, סגן נשיא בכיר בקיידנס (קרדיט: קיידנס).
