מאת: שלמה אוסטרובסקי, אדוויס אלקטרוניקה בע”מ
טכנולוגית ה- FPGA’s/CPLD שוכללה והתפתחה מאוד בשנים האחרונות. כאשר אנו רואים את ריבוי האפליקציות שבהם נעשה שימוש נרחב ב- FPGA’s, ניהול מקורות המתח הופכים להיות יותר ויותר מאתגרים בשל בעיות מתח זינה, תגובת המערכת, רציפות ההספקה, רמת רעש נמוכה, וניהול אנרגיה אופטימאלי. בטכנולוגיות האחרונות של ה- FPGA’s קיימים מספר מאפיינים חשובים אשר צריכים לקבל תשומת לב בכל תכנון:
הורדת מתח העבודה
הגדלת זרם העבודה
תגובה מהירה
מזעור
הפרמטרים האלו מקשים מאוד על ספקי הכח מסוג (POL (Point of Load אשר גורמים לאתגרים גדולים למפתחי ספקי הכח וממירי ה- DC אשר יכולים לתמוך בדרישות אלו.
מאמר זה בא לתאר את האתגרים הניצבים בפני מפתחי ה- FPGA’s בגרסאות האחרונות של ה- 90nm, ה- 65nm
וה- 28nm וכיצד ניתן להתמודד עם הדרישות החדשות.
הדרישות העיקריות בתכנון ממירי
ה-DC to DC הם:
1. גודל פיזי קטן על מנת לצמצם שטח המעגל.
2. דיוק גבוה במתח המוצא ללא תלות בשינויים סביבתיים.
3. תגובה מהירה לשינויי הדינמיים בצריכה
4. נצילות גבוהה ומינימום הפסדים.
חברת Bellnix היפנית הרימה את הכפפות במטרה להתמודד עם אתגרים אלו ופיתחה ממירי DC/DC בשיתוף פעולה מלא עם חברות ה- FPGA’s המובילות בהן – Xilinx, Altera, פיתוח זה התבסס על האתגרים אשר ניצבו בפני המפתחים בבואם לאמץ את הטכנולוגיות החדשות. גודל פיזי קטן הינו מרכיב חשוב בתכנון DC to DC. בממירי המתח אשר קיימים בשוק יש צורך מלבד הממיר עצמו גם רכיבים פריפריאליים כגון קבלים בכניסה וקבלים במוצא כאשר חלקם מגיע לגודל של מאות µF (קבלים decoupling גדולים בכדי להקטין את ה- Impedance). הרכיבים הנוספים מעלים את שטח הממיר במעגל ולפעמים אפילו מכפילים.
לדוגמא השוואה לשטח מעגל הכולל ממיר ורכיבים פריפריאליים בין Bellnix-BSV למתחרה.
השאלה האם יש לכם מספיק שטח במעגל? שאלה שבו נדרש כל מפתח להתמודד בשיקולי התכנון
הפיתוח החדש של Bellnix עובד בשונה מכל מערכת שליטה המסורתית (אפנון רוחב פולס PWM) הגורם לירידה בכמות הקבלים הנדרשים דבר המביא לחיסכון בשטח ה- PCB ומכאן חיסכון בעלות, תוך שיפור אמינות המערכת.
דיוק מתח המוצא
Output Voltage accuracy
היות ומתחי העבודה הולכים וקטנים אזי הדיוק של מתח ה Set Voltage הינו אקוטי.
רמות הדיוק הקיימים בשוק הינם בטווח דיוק של 3% ועל זה יש להוסיף את דיוק הנגדים שקובעים את מתח המוצא.
חברת Bellnix הינה פורצת דרך הן ברמת הדיוק המגיע לטווח דיוק של 1% ממתח המוצא המאפשר עבודה אידיאלית עם רכיבי ה- FPGA’s המרחיק מסכנה של קירבה לתחום האסור של מתח העבודה.
להלן גרף המחשה:
תגובה מהירה לשינוים הדינמיים Transient Response
להלן צורת צריכת זרם האופיינית ל-FPGA’s 
כפי שאנו רואים צורת הזרם מאופיינת כצריכת זרם גבוה בזמן קצר וחזרה לזרם נומינלי. ביצועי ממירי המתח בתחום הדינמי מתוכננים באופן שבו המבנה של אספקת המתח נמצאת בקרבת ה- FPGA’s ביצועי הבקר משתפרים עקב מהירות התגובה של מקור המתח.
בתרשים הבא ניתן לראות השוואה בין הביצוע של הממיר Bellnix-BSV לבין המתחרים בנתונים הבאים:
Vout-1V; Iout-10A; SR 5A /µSec; Cout Recommended Value
במידה ונרצה לשפר את תגובת המערכת נוכל להוסיף קבל במוצא של 500 דבר אשר יקטין את מהירות התגובה ואז התוצאות יהיו כדלקמן:
אמנם בהוספת הקבל שיפרנו את במקצת את זמני התגובה אבל מנגד הגדלנו באופן משמעותי את שטח המעגל וכמות ורכיבים
ובנוסף לשינוי הדינמי אשר מתחבר לדיוק ה- Converter , במידה וממיר הינו בעל דיוק של 3% אזי בעומס דינמי גדול אנחנו נכנסים לתחום המסוכן של מתח העבודה, דבר אשר יכול לבצע RESET למערכת. במקרה של ממיר Bellnix-BSV גם הדיוק גבוה וגם התגובה הדינמית שהיא מהירה וקטנה. כך שנשמר מרווח (margin) מאזור הסכנה להלן גרף המחשה.
הפסדי הממיר או נצילות
ה- DC to DC
הנצילות הינה פרמטר חשוב מאוד בכל תכנון ובמיוחד בתחום ההספק כי ההפסדים הופכים לחום אשר מצריך פינוי החום וכמובן משפיע על אמינות המוצר.
בחברת Bellnix הגיעו לשיפור משמעותי בנצילות הממיר דבר המאפשר יישומים בסביבות עבודה קיצוניות ובטווח טמפרטורה רחב ללא ירידה בביצועים של הממיר DC/DC.
להלן גרף של הפסדי הממיר כאשר לדוגמא ב- 10A צריכת הפסדי הממיר הינם 1.75W לעומת 2.75W בממירים מקבילים.
הדרישות והאתגרים הניצבים בפני משתמשי ה- FPGA’s גורמים להתייעלות הממירים ולהקטנת גודלם תוך אספקת הזרמים בזמני תגובה קצרים.
חברת Bellnix פיתחה מספר מודולים אשר עונים על הצרכים המוזכרים מעלה. כמו כן Bellnix זכתה בפרס של המצאת השנה 2010 של מגזין EDN בזכות חדשנות הביצועים של גודל הזעיר והטכנולוגיה
שם המוצר BSV nano POL converter.
