מאת: אריק ויינשטיין
זיילנקס העולמית חשפה במסגרת כנס ניו-טק 2011 שנערך בתל-אביב את המשפחה החדשה של רכיבים מתכנתים, ה- ZYNQ-7000 המכילים מעבדים מרובי ליבות מבוססי ARM וזאת כחלק מסדרת 7 החדשה בטכנולוגיית 28 ננומטר שהוכרזה לפני חודשים ספורים.
איבו בולסנס (Ivo Bolsens), סגן נשיא בכיר ו-CTO בזיילנקס הציג בכנס כמה מהטכנולוגיות החדשות ששולבו בסדרה 7 בכלל כמו הגדלת צפיפות התאים ע”י Stacked Silicon Interconnect (SSI) ואת משפחת ה- ZYNQ-7000 בפרט.
איבו בולסנס החל את דרכו בזיילנקס לפני 10 שנים כ- CTO והיה אחראי לפיתוח הטכנולוגיות החדשות בחברה בשנים האחרונות. לפני 3 שנים קודם לדרגת סגן נשיא בכיר אולם ממשיך במקביל להוביל את הפיתוחים הטכנולוגיים של זיילנקס העולמית כ- CTO.
מה היה המניע שדחף את זיילנקס לפתח את טכנולוגיית ה- SSI?
בסביבה הטכנולוגית של היום קיים הלחץ על המפתחים והיצרנים להשיג כמה שיותר יכולות מובנות במוצרים שאותם הם מפתחים בכמה שפחות זמן, עלויות ו-הספק. עד לאחרונה ה- ASIC וה-ASSP היו הפתרונות לדרישות אלו, אך המשבר האחרון חשף את הבטן הרכה של זמן ועלות הפיתוח של רכיבים יעודיים אלו. זיילנקס שפיתחה את טכנולוגיית Stacked Silicon Interconnect במשך 5 שנים מציגה חלופה לרכיבי ה- ASIC היעודיים תוך הקטנת הסיכון הכרוך בפיתוח ASIC, קיצור זמני הפיתוח והעלויות. מעבר לזה, הטכנלוגיה תומכת בתהליכי ייצור של 28 ננומטר שעדיין לא זמינה לרב יצרני ה- ASIC.
איך עוזרת טכנולוגיית ה- SSI להתמודד עם הדרישה לצריכת הספק נמוכה וביצועים דינמיים?
ככלל משפחת 7 החדשה צורכת בממוצע 50% פחות הספק מקודמתה תוך הגדלת צפיפות התאים הלוגיים פי 2.5 עד ל- 2 מיליון תאים ברכיב מתכנת יחיד. טכנולוגיית ה- SSI משלבת מספר פיסות FPGA במארז יחיד ומאפשרת להכיל פונקצינאליות גדולה יותר ברכיב יחיד. בטכנולוגיה זו הוסיפו שיכבה נוספת – Silicon Interposer בין פיסות ה-FPGA למצע האריזה שבאמצעותה נעשית החיבוריות (Interconnect) בין הפיסות. שיכבה זאת INTERPOSE))הינה בעלת השהיה של עד 1 ננו שניה, וע”כ מאפשרת קישוריות מיהרה ביותר בין פיסות הסיליקון תוך כדי הקטנת ההספק שבעבר נדרש לסיגנלי I/O . הקטנת ההספק הדינמי ביחד עם הורדת ההספק הסטטי ברכיב איפשרה לנו להגיע להקטנת צריכת ההספק הממוצעת ב 50%. בנוסף מאפשרת טכנלוגיית ה- Stacked Silicon Interconnect רוחבי פס גדולים במיוחד בתוך הרכיב (28 Gbps) עם שיפור פרמטר ה- BandWidth/Watt עד פי 100. רכיבי משפחת ה- Virtex-7 HT החדשה המיועדת ליצרני תקשורת בתחום של מאות גיגה מכילים עד 16 מקמ”שים (Transceivers) ובכך מאפשרים לרכיב בודד לתמוך בתפוקה של עד 400 גיגה ביט לשניה.
התוספת האחרונה למשפחת ה-Virtex-7 שעליה הכריזה זיילנקס היא משפחת ה- ZYNQ-7000 שמכילה בנוסף ללוגיקה המתכנתת גם מעבדים מרובי ליבות (hard core) מסוג ARM Cortex-A9 MPCore. בתדר 800 מגה-הרץ.
ציור 1- הוספת Silicon Interposer בין פיסות FPGA למצע
מהם היישומים שאליהם מיועדים רכיבי ה ZYNQ-7000?
רכיבי ZYNQ-7000 הם הדור הראשון של רכיבים שמוגדרים כיחידות עיבוד הניתנות להרחבה (Extensible Processing Platform או בקיצור EPP) והם מיושמים כמערכת על שבב (SoC) ששולבו בטכנלוגיית ה-28 ננומטר האחידה של סדרה-7. במשפחה החדשה יש ארבעה סוגי רכיבים שכולם מכילים את מעבד ה- ARM הכפול אך שונים בכמות הלוגיקה המיתכנתת ובמשאבי I/O כך שהם תומכים במיגוון רחב ומשתנה של יישומים. רכיבי ה- ZYNQ-7000 מיועדים ליישומי מערכות משובצות הדורשות ביצועי עיבוד גבוהים והכוונה ביחידת עיבוד הניתנת להרחבה היא השילוב של מעבד חזק בארכיטקטורה מרובת ליבות המאפשר הרחבה בתוכנה (כמו הוספת פונקציונאליות) עם לוגיקה מתכנתת האפשרת הרחבת חומרת המערכת בעתיד. בין שווקי היעד אנו רואים את המערכות העתידיות שישולבו בכלי רכב לעזרה לנהג, מערכות ווידאו חכמות לבקרה, בקרה תעשייתית וכמובן יישומי Mil/Aero .
במה שונות יחידות עיבוד אלו מהדור הקודם שהיה מבוסס על PowerPC?
ההבדל ביחס לדור הקודם הוא שמעבד ה-ARM הוא עצמאי ועובר למצב טעינה (boot) וריצה עם הפעלת המתח ללא שום תלות במודולים אחרים של הלוגיקה המתכנתת (כפי שהיה בדור הקודם)- ובהמשך המעבד הוא שיוכל לתכנת את הלוגיקה בכל זמן שנדרש. בצורת עבודה זו פיתוח התוכנה הוא בדיוק כמו בכל מערכת-על-שבב אחרת שמבוססת על ARM. היתרון הגדול שאנשי התוכנה יכולים להתחיל בפיתוח אפליקציות תוכנה החל מהיום הראשון ללא תלות באנשי החומרה שיפתחו עבורם מודולים בלוגיקה המתכנתת. גם מבחינת ביצועים היתה פה קפיצת מדרגה – הממשק בין מודולי הלוגיקה המתכנתת לבין המעבד עצמו הואץ בצורה דרמטית וזאת על ידי השימוש בטכנולוגיה של ARM המאפשרת גישה של מודולים החיצוניים לתוך זיכרון המטמון של המעבד (ACP או Accelerator Coherency Port).
משמאל לימין: גידעון קדם - מנכ”ל זיילנקס ישראל, איבו בולסנס ואריק וינשטיין
העתיד כבר כאן?
אחת מהאתגרים בפניהם ניצבת תעשיית ה- EDA הוא לפתח כלים יעילים שיאפשרו המרה אוטמטית של אלגוריתמים משפות תיכנות עיליות כמוAnsi-C או C++ לשפות חומרה כמו VHDL או Verilog כך שבסופו של התהליך יאפשרו את יישום האלגוריתם בחומרה.
לאחרונה הודיעה זיילנקס על רכישת חברת AutoESL מסן חוזה שפיתחה כלים לסינטזה אטומטית מרמה של קוד בשפות C++ ,C ו-SystemC ישירות ל-RTL בתכנוני FPGA. בזיילנקס לוקחים טכנולוגיה זו צעד קדימה ומתכוונים לשלבה בכלי הפיתוח של משפחת ה- ZYNQ-7000 בצורה כזו שמפתחי התוכנה יוכלו לפתח קוד בשפת C או C++ ועל פי הביצועים הנדרשים במערכת או שהקוד יורץ כתוכנה על מעבד ה- ARM או שיסונטז ויממומש בצורה מקבילית כחומרה על הלוגיקה המתכנתת ברכיב.
הסיבות העיקריות לבחירתה של חברת זיילנקס להשתמש Cortex-A9 של- ARM היו מיקומה הטכנולוגי המוביל של ARM כמו גם אקוסיסטמה (eco-system) רחבה של יותר מ-200 יצרני IP וכלי פיתוח.
מתי נוכל נוכל לראות את רכיבי ה ZYNQ-7000 בשוק?
אנו מתכננים לספק דגימות ראשונות כבר באמצע שנה זו וייצור מלא באמצע שנה הבאה (2012). כבר היום יש לשותפים טכנולוגיים ולקוחות את האפשרות להתחיל את הפיתוח על גבי כרטיס שפיתחנו שמבצע אמולציה מלאה לרכיבי המשפחה החדשה.
