הרכבת מערכות באמצעות הגדרה אינטליגנטית

מערכות על גבי-שבבים (SoC) מודרניות מעוצבות עם יחידותIP רבות. אם מודולריות בעלות רישיון מסחרי, או שמוחזרו מעיצובים קודמים וזאת במקביל לכמה מרכיבים עכשוויים. האינטגרציה של כלל המרכיבים הוכחה כגוזלת זמן ומועדת לטעויות כאשר מהנדסים “תופרים” את ה-SoCs ביד או באמצעות סקריפטים קשיחים ומיושנים. כמו כן, קיימים אתגרים בצורת יחידות IP גמישות – הגדרה כגון מארג הקישורים ותת-מערכות איתור תקלות ועקיבה.

על מנת להתמודד עם אתגרים אלה, ARM השיקה מספר כלים כחלק מחבילת כלי  (IP Tooling suite). כלים אלה תוכננו במטרה להתמודד עם אתגרים הקשורים להגדרות תצורה של SoCs והאינטגרציה תוך צמצום זמן השיווק בלפחות פי 8. למשל, סביבת העיצוב

(Socrates™ Design Environment (DE היא ערכת כלים מלאה המנהלת את התצורה והאינטגרציה של SoCs מבוססות ARM במהירות וביעילות. באמצעות עבודה זו, יחידות ה-IP הופכות להיות גדולות מסך חלקיהן ובעלות תפקוד אופטימאלי לרוחב כלל המערכת. בנוסף, פותחו ה-CoreSight™ Creator ו-CoreLink™ Creator: כלים ייעודיים המדריכים משתמשים בתהליך הגדרת התצורה בעת הטמעת תת-מערכת איתור תקלות ועקיבה CoreSight ומערכת הקישור CoreLink. היוצרים מתמקדים במיוחד בתת-מערכות אלה, הכוללות חלקי IP רבים בעלי תצורה שונה, שבאופן טיפוסי הגדרתם בצורה הנכונה אורכת מספר חודשים.

הכלים עובדים יחדיו על מנת לאפשר להגדיר וליצור SoC בטווח זמן של ימים במקום חודשים. למשל, ה-CoreLink Creator קוצר מידע אודות ה-IP ב-SoC ומייצר תיאור מותאם למערכת איתור התקלות והעקיבה של CoreSight. התיאור מוזן חזרה אל Socrates DE לטובת אינטגרציה כוללת לתוך ה-SoC. שימוש משולב נותן חווית אינטגרציה רציפה משלב הגדרת התורה של כל מרכיב בנפרד ועד להרכבת ה-SoC. היוצרים יכולים להשתמש בהנדסה חכמה ומובנית של ARM על מנת להסיר את הצורך במומחיות בפרטי ה-CoreSightאו ה-IP CoreLink. כך, משתמשים יכולים להטמיע CoreSight ו-CoreLink IP בתוך ה-SoC תוך התממשקות מינימאלית עם פרטי ההנדסה.

כל הכלים פועלים על פי תיאור

ה-IP-XACT של כל מרכיב במערכת.

ה-IP-XACT מכיל מידע על הרגיסטרים, מפות זיכרון וממשקים וכן יחסי מאסטר/סלייב (master/slave). הכלים יכולים לנהל ללא מאמץ מטא-דאטה של מעל 100,000 קווי תקשורת ל-IP. לאחר מכן, Socrates DE משתמש במתודולוגיה פשוטה מבוססת-חוקים על מנת להבין את כוונת העיצוב ומייצר קישורים באופן אוטומטי. בין אם מדובר בעיצוב תצורת תת-מערכת או מערכת מלאה, הכלים ב-Socrates DE פועלים תחת אותה ההנחה.

כלים המאפשרים זרימת תכנון מערכות חכמה היסטורית, היה צורך לתפור יחד תת-מערכת CoreSight, כגון CoreSight SoC-400, באופן ידני תוך שימוש ב-AMBA Designer או RTL עילי באופן ידני. באמצעות CoreSight Creator ניתן להקליק הקלקה כפולה על איבר בממשק המשתמש המזניק את הכלי ומתחיל לקצור מידע מהמערכת. כלומר, קריאת כל ה-IP-XACT של המערכת (כגון מעבדי Cortex, System Trace Macrocell ממשקים ועוד).

Socrates DE יזהה את הממשקים האופייניים הדרושים על מנת לתאר ולפרט את תת-המערכת CoreSight וזאת במטרה ליצור מפרט רמה גבוהה (High Level Specification – ). המפרט מגדיר את סוג הממשקים של המערכת מה-IP של המערכת והמעבדים הנדרשים להיכנס ולצאת מתוך מערכת איתור התקלות והעקיבה CoreSight. CoreSight Creator יסייע ביצירת מפרט זה במהירות וכיחידה אחת עבור המשתמש.

מנקודה זו, הכלי יכול להפעיל אוטומטית סינתזה של מיקרו-ארכיטקטורה ואף להרכיב אותה על תת-מערכת CoreSight. מיקרו-הארכיטקטורה מכילה את מפרט התצורה של כל מרכיב CoreSight וכן את כל הקישורים אליהם. עד היום, מהנדסי המערכת היו צריכים לבצע את כל התהליכים הללו בצורה ידנית. לכך, הייתה נדרשת הבנה מאוד מעמיקה ומפורטת של כלל הקטלוג ושל ארכיטקטורת CoreSight.

באמצעות המשקף הסכמטי שבממשק המשתמש ניתן לבחון את העיצוב על פי קטגוריה: איתור אפיק נתונים (trace bus), גישה לאיתור תקלות, חותם זמן והדק צולב (cross-triggering). זהו עדיין תהליך שגוזל זמן ומועד לשגיאות. המיקרו ארכיטקטורה מוגשת אוטומטית וכך מוסר אתגר המועדות לשגיאות. עבור משתמשים חזקים, הכלי מאפשר עריכה ידנית למיקרו ארכיטקטורה כך שכל יכולת או תצורה של ה-IP אפשרית אם יש בכך צורך. בכל שלב של התהליך יש מספר בחינות של חוקי העיצוב (DRC) שבוחנים באופן אוטומטי את תקיפות המיקרו ארכיטקטורה ומתאימה את ה-HLS לתת מערכת ה-CoreSight. ה-DRC השונים מנקים את המידע ומוודאים שהמערכת מעשית ויישומית בכל שלב.

מערכת ה-CoreSight Creator רגישה לשינויים במידע. לדוגמא, בעת הטמעת גרסה חדשה של STM במערכת, כל מה שנדרש הוא לקצור מחדש את מידע

ה-IP-XACT על מנת לייצר גרסה חדשה של ה-HLS, אשר כוללת את המידע העדכני. כך, מתאפשר למשתמשים לשנות את העיצוב באמצעות לולאה איטרטיבית אשר גורמי הזמן (והכאב) הושמטו ממנה. כמו כן ישנו פוטנציאל משמעותי לאופטימיזציה כיוון שניתן ליצור כל מיקרו ארכיטקטורה שהמשתמש רוצה.

כשהתהליך האיטרטיבי לאופטימיזציה מסתיים, משימת ייצור התוצר שניתן למסור הופכת למשימה פשוטה. לחיצת כפתור היא הפעולה היחידה הנדרשת לבנות ולחולל את ה-RTL, בדיקות איכות וסביבות בדיקה לתת-המערכת. על ידי כך, מתאפשר להגדיר מחדש את המערכת במהירות כך שתתאים לאלמנטים של המערכת המיועדת. במידע הזה ניתן לנצל בחזרה ב-Socrates DE כיוון שממשק המשתמש מודע לכל הממשקים וה-HLS של תת-מערכת ה-CoreSight המעבירה אותו לרמת כלל ה-SoC. אין צורך שמשתמשים יתפרו ידנית את ה-CoreSight ליתר המערכת – זה נעשה בצורה אוטומטית.

Socrates DE מאפשרת יצירת קטלוג IP לא רק מייצרת CoreSight איתור תקלות ועקיבה – RTL ,IP-XACT – אלא של סביבות הבדיקה גם כן. הרבה מאוד הדמיה מובאת אל תוך הכלים. עבור HLS ומיקרו ארכיטקטורה, ישנן סכמות המציגות את מה שמתחולל בכל שלב. כמו כן ישנה סכמה עבור עיצוב ה-RTL. בשלב זה, תת-מערכת CoreSight לאיתור תקלות ועקיבה כבר נוצרה ומוכנה להטמעה בתוך המערכת שעל גבי השבב. Socrates DE יכולה לקצור מידע מה-CoreSight ולהשתמש בו כחלק מתהליך ההרכבה המלא. Socrates DE מכילה קטלוג IP המכיל את מידע

ה-IP-XACT של כל ה-IP של ARM שהשותף קנה עבור הרישיון. כלומר, שותף של ARM יכול להכיל כל מעבד Cortex או מערכת CoreLink IP אל תוך המערכת שהוא מרכיב. בעוד ש-Socrates DE היא מערכת הכלים הטובה ביותר עבור ARM IP, היא איננה מבחינה בין ספקים ויכולה להתמודד עם כל יחידת IP של כל יצרן על ידי איסוף תיאור ה-IP-XACT שלו.

הגדרת תצורת מערכת תוך ממשק הנדסי מינימאלי

כל כלי ה-IP מספקים מערכות ARM משולבות החפות מטעויות. המערכות מטמיעות בצורה חכמה IP אל תוך ה-SoC באמצעות מתודולוגיה שמפחיתה באופן משמעותי את מחזור התכנון. הודות לכך, נחסך זמן מארכיטקטים של המערכת והם יכולים לבדל את ה-SoC שהם מייצרים תוך שמירת אחדות העיצוב. עם ההשקה של ה-CoreLink Creator וה-CoreSight Creator, מעצבים לא יידרשו לניסיון ארוך ומורכב בארכיטקטורה על מנת לחולל תת-מערכת לאיתור תקלות או מערכת קישורים המותאמת לדרישותיהם. חכמת המערכת מאפשרת להגדיר תת-מערכת שלמה תוך ימים. באמצעות הקלה על התצורה שבה יחידות ה-IP המתוחכמות הללו מתחברות יחד, מתאפשר למשתמשים לממש את כל היתרונות הביצועיים שהן מכילות.